Texas Instruments CC2650DK 사용자 설명서

•

Bus Fault: A bus fault is an exception that occurs because of a memory-related fault for an instruction
or data memory transaction such as a prefetch fault or a memory access fault. This fault can be
enabled or disabled.

•

Usage Fault: A usage fault is an exception that occurs because of a fault related to instruction
execution, such as the following:

–

An undefined instruction

–

An illegal unaligned access

–

Invalid state on instruction execution

–

An error on exception return

An unaligned address on a word or halfword memory access or division by 0 can cause a usage fault
when the core is properly configured.

•

SVCall: A supervisor call (SVC) is an exception that is triggered by the SVC instruction. In an OS
environment, applications can use SVC instructions to access OS kernel functions and device drivers.

•

Debug Monitor: This exception is caused by the debug monitor (when not halting). This exception is
active only when enabled. This exception does not activate if it is a lower priority than the current
activation.

•

PendSV: PendSV is a pendable, interrupt-driven request for system-level service. In an OS
environment, use PendSV for context switching when no other exception is active. PendSV is triggered
using the Interrupt Control and State [CPU_SCS:ICSR] register.

•

SysTick: A SysTick exception is generated by the system timer when it reaches 0 and is enabled to
generate an interrupt. Software can also generate a SysTick exception using the Interrupt Control and
State [CPU_SCS:ICSR] register. In an OS environment, the processor can use this exception as
system tick.

•

Interrupt (IRQ): An interrupt, or IRQ, is an exception signaled by a peripheral or generated by a
software request and fed through the NVIC (prioritized). All interrupts are asynchronous to instruction
execution. In the system, peripherals use interrupts to communicate with the processor.

lists

the interrupts on the CC26xx controller.

For an asynchronous exception, other than reset, the processor can execute another instruction between
when the exception is triggered and when the processor enters the exception handler.

Privileged software can disable the exceptions that

shows as having configurable priority.

For more information about hard faults, bus faults, and usage faults, see

, Fault Handling.

Stack top is loaded from

–

0

–

0x0000 0000

the first entry of the
vector table on reset.

Reset

1

–3 (highest)

0x0000 0004

Asynchronous

–

–

–

–

–

Hard fault

3

–1

0x0000 000C

–

Synchronous when
precise and

Bus fault

5

Programmable

(3)

0x0000 0014

asynchronous when
imprecise

Usage fault

6

Programmable

0x0000 0018

Synchronous

–

7 to 10

–

–

Reserved

SVCall

11

Programmable

0x0000 002C

Synchronous

Debug monitor

12

Programmable

0x0000 0030

Synchronous

–

13

–

–

Reserved

(1)

0 is the default priority for all the programmable priorities.

(2)

See

.

(3)

See CM3_SCS:SHPR 1.

229

SWCU117A – February 2015 – Revised March 2015

Copyright © 2015, Texas Instruments Incorporated