Texas Instruments Bq24167EVM-720 Evaluation Module BQ24167EVM-720 BQ24167EVM-720 데이터 시트

4. Connect voltage meter #1 (VM#1) across J1 or TP1 and J3 or TP6 (IN, GND).

5. With PS#2 disabled, turn on PS#1.

6. Move JP2 (CE1 or CE) = LO and JP6 = LO.

7. Enable PS#2 and slowly increase the PS#2 voltage, so that the voltage measured on VM#2, across

BAT and GND, rises from 2.5V, until

→

I

CHRG

= 2500 mA ± 150 mA

→

D1 and D2 are on.

8. Adjust the power supply so that VM#1 still reads 6 V ± 100 mV, if necessary, until

→

I

IN

< 2100 mA.

9. Turn off PS#1 and PS#2.

1. Ensure that the

steps are followed.

2. Move JP2 (CE1 or CE) = HI and JP6 = HI.

3. Connect the output of Power Supply #1 (PS#1) in series with current meter (multimeter) #1 (CM#1) to

J4 and J8 or J6 (USB, GND).

4. Connect voltage meter 1 (VM#1) across J4 or TP2 and J8 or TP5 (USB, GND).

5. With PS#2 disabled, turn on PS#1.

6. Move JP2 (CE1 or CE) = LO and JP6 = LO while keeping the default settings for JP3 (USB3), JP4

(USB2), and JP5 (USB1).

7. Enable PS#2 and adjust PS#2 so that the voltage measured by VM#2, across BAT and GND,

measures > 3.2 V but < 4.2 V.

8. Adjust PS#1 so that VM#1 still reads 6 V ± 100 mV, if necessary.

9. Measure and Observe:

→

I

CHRG

> 650 mA

→

I

IN

= 475 mA ± 30 mA

→

D1 and D2 are on.

10. Turn off PS#1 and PS#2.

1. To observe the taper current as the battery voltage approaches the set regulation voltage, allow the

battery to charge or, if using BAT_Load (PR1010), slowly increase the PS#2 voltage powering
BAT_Load (PR1010). Use VM#2 across BAT and GND to measure the battery voltage sensed by the
IC.

2. To observe the V

INDPM

function, lower the current limit on PS#1.

3. To observe battery supplement mode, apply a resistive load across SYS and GND that is higher than

the maximum charge current.

1. To obtain optimal performance, the power input capacitors, connected from the PMID input to PGND,

must be placed as close as possible to the bq2416x.

2. Place 4.7-µF input capacitor as close to PMID pin and PGND pin as possible to make the high-

frequency, current-loop area as small as possible. Place 1-µF input capacitor GNDs as close to the
respective PMID capacitor GND and PGND pins as possible to minimize the ground difference
between the input and PMID_.

3. The local bypass capacitor from SYS to GND must be connected between the SYS pin and PGND of

the IC. The intent is to minimize the current path loop area from the SW pin through the LC filter and
back to the PGND pin.

4. Place all decoupling capacitors close to their respective IC pins and as close as possible to PGND (do

not place components such that routing interrupts power stage currents). All small control signals must

8

SLUU669 – January 2012

Copyright © 2012, Texas Instruments Incorporated