Texas Instruments TPS2376H Evaluation Module TPS2376HEVM TPS2376HEVM 데이터 시트

The layout of the PoE front end must use good practices for power and EMI/ESD. A basic set of
recommendations include:

•

The parts placement must be arranged by the power flow in a point-to-point manner such as RJ-45

→

Ethernet transformer

→

diode bridges

→

TVS and 0.1-

μ

F capacitor

→

TPS2376-H

→

bulk capacitor

→

DC/DC power supply.

•

Avoid crossovers of signals from one part of the flow to another.

•

Keep all leads as short as possible, with wide power traces and paired signal and return paths.

•

Spacing consistent with safety standards like IEC60950 must be observed between the 48-V input
voltage rails, and between the input and an isolated converter output.

•

The TPS2376-H should be referenced to a local ground plane V

SS

. The UCC3809-2 should be

referenced to a local ground plane RTN.

•

Large copper fills and traces should be used on SMT power-dissipating devices, and wide traces or
overlay copper fills should be used in the power path.

Converter layout benefits from basic rules such as:

1. Pair signals to reduce emissions and noise, especially the paths that carry high-current pulses,

including the power semiconductors and magnetics.

2. Minimize the length of all the traces in step 1.
3. Where possible, use vertical pairing.
4. Use care if using the ground plane for the switching currents.
5. Keep the high-current and high-voltage switching paths away from low-level sensing circuits, including

those outside the power supply.

6. Pay special attention to spacing around the high-voltage sections of the converter.

SLVU197B – March 2007 – Revised September 2007

9