Renesas SH7709S Manual Do Utilizador

Rev. 5.00, 09/03, page 178 of 760

1. Register specifications:

BARA = H'00314156, BAMRA = H'00000000, BBRA = H'0094, BARB = H'00055555,
BAMRB = H'00000000, BBRB = H'00A9, BDRB = H'00000078, BDMRB = H'0000000F,
BRCR = H'00000080, BASRA = H'80, BASRB = H'70

Specified conditions: Channel A/channel B independent mode

•

Channel  A

Address: 

H'00314156, Address mask: H'00000000, ASID: H'80

Bus cycle:  DMAC/instruction fetch/read (operand size is not included in the condition)

•

Channel  B

Address: 

H'00055555, Address mask: H'00000000, ASID: H'70

Data: H'00000078, 

Data 

mask: 

H'0000000F

Bus cycle:  DMAC/data access/write/byte

On channel A, no user break occurs since instruction fetch is not performed in DMAC cycles.
On channel B, a user break occurs with ASID = H'70 when the DMAC writes byte H'7* in
address H'00055555.