Intel Z520PT CH80566EE014DT Ficha De Dados

Datasheet   

 

15 

Normal (C0) 

Normal (C0) 

Normal (C0) 

Normal (C0) 

Normal (C0) 

AutoHalt (C1) 

AutoHalt (C1) 

AutoHalt (C1) 

Normal (C0) 

AutoHalt (C1) 

Stop-Grant (C2)  Stop-Grant (C2) 

Normal (C0) 

AutoHalt (C1) 

Stop-Grant (C2) 

Deeper Sleep 

(C4)/Deep Power 

Down (C6) 

NOTE:  AutoHalt or MWAIT/C1 

To enter a package/core state, both threads must share a common low power state. If 

the threads are not in a common low power state, the package state will resolve to 

the highest common power C-state.  

The following state descriptions assume that both threads are in a common low power 

state. For cases when only one thread is in a low power state no change in power 

state will occur.  

These are the normal operating states for the processor. The processor remains in the 

Normal state when the processor/core is in the C0, C1/AutoHALT, or C1/MWAIT 

states. C0 is the active execution state. 

C1/AutoHALT is a low-power state entered when one thread executes the HALT 

instruction while the other is in the TC1 or greater thread state. The processor will 

transition to the C0 state upon occurrence of SMI#, INIT#, LINT[1:0] (NMI, INTR), or 

FSB interrupt messages. RESET# will cause the processor to immediately initialize 

itself. 
A System Management Interrupt (SMI) handler will return execution to either Normal 

state or the AutoHALT Powerdown state. See the Intel® 64 and IA-32 Architectures 

Software Developer's Manuals, Volume 3A/3B: System Programmer's Guide for more 

information. 
The system can generate a STPCLK# while the processor is in the AutoHALT 

Powerdown state. When the system de-asserts the STPCLK# interrupt, the processor 

will return to the HALT state. 

While in AutoHALT Powerdown state, the processor will process bus snoops. The 

processor will enter an internal snoopable sub-state (not shown in Figure 1) to process 

the snoop and then return to the AutoHALT Powerdown state.