Microchip Technology MA240017 Ficha De Dados

Página de 278
PIC24F16KA102 FAMILY
DS39927C-page 176
 2008-2011 Microchip Technology Inc.
REGISTER 22-2:
AD1CON2: A/D CONTROL REGISTER 2  
R/W-0
R/W-0
R/W-0
R/W-0
U-0
R/W-0
U-0
U-0
VCFG2
VCFG1
VCFG0
OFFCAL
CSCNA
bit 15
bit 8
R-0, HSC
U-0
R/W-0
R/W-0
R/W-0
R/W-0
R/W-0
R/W-0
BUFS
SMPI3
SMPI2
SMPI1
SMPI0
BUFM
ALTS
bit 7
bit 0
Legend:
HSC = Hardware Settable/Clearable bit
R = Readable bit
W = Writable bit
U = Unimplemented bit, read as ‘0’
-n = Value at POR
‘1’ = Bit is set
‘0’ = Bit is cleared
x = Bit is unknown
bit 15-13
VCFG<2:0>:
 Voltage Reference Configuration bits
bit 12
OFFCAL: 
Offset Calibration bit
)
1
 = Converts to get the offset calibration value
0
 = Converts to get the actual input value
bit 11
Unimplemented:
 Read as ‘0’
bit 10
CSCNA:
 Scan Input Selections for CH0+ S/H Input for MUX A Input Multiplexer Setting bit
1
 = Scan inputs
0
 = Do not scan inputs
bit 9-8
Unimplemented:
 Read as ‘0’
bit 7
BUFS:
 Buffer Fill Status bit (valid only when BUFM = 1)
1
 = A/D is currently filling buffer, 08-0F; user should access data in 00-07
0
 = A/D is currently filling buffer, 00-07; user should access data in 08-0F
bit 6
Unimplemented:
 Read as ‘0’
bit 5-2
SMPI<3:0>:
 Sample/Convert Sequences Per Interrupt Selection bits
1111
 = Interrupts at the completion of conversion for each 16
th
 sample/convert sequence
1110
 = Interrupts at the completion of conversion for each 15
th
 sample/convert sequence
.
.
.
0001
 = Interrupts at the completion of conversion for each 2
nd
 sample/convert sequence
0000
 = Interrupts at the completion of conversion for each sample/convert sequence
Note 1:
When the OFFCAL bit is set, inputs are disconnected and tied to AV
SS
. This sets the inputs of the A/D to 
zero. Then, the user can perform a conversion. Use of the Calibration mode is not affected by AD1PCFG 
contents nor channel input selection. Any analog input switches are disconnected from the A/D Converter 
in this mode. The conversion result is stored by the user software and used to compensate subsequent 
conversions. This can be done by adding the two’s complement of the result obtained with the OFFCAL bit 
set to all normal A/D conversions.
VCFG<2:0>
V
R
+
V
R
-
000
AV
DD
AV
SS
001
External V
REF
+ pin
AV
SS
010
AV
DD
External V
REF
- pin
011
External V
REF
+ pin
External V
REF
- pin
1xx
AV
DD
AV
SS