Microchip Technology DV320032 Ficha De Dados

Página de 344
 2012-2
013 M
ic
rochip 
T
e
chnology 
In
c.
DS60001185C
-page  
49
PIC32M
X330
/3
50
/3
70/43
0/45
0/47
0
TABLE 4-7:
UART1 THROUGH UART5 REGISTER MAP 
V
irt
ua
l A
d
dr
es
s
(B
F8
0_#
)
R
eg
ist
er
Na
m
e
Bi
t Ra
n
g
e
Bits
All
 Re
s
et
s
31/15
30/14
29/13
28/12
27/11
26/10
25/9
24/8
23/7
22/6
21/5
20/4
19/3
18/2
17/1
16/0
6000 U1MODE
(1)
31:16
0000
15:0
ON
SIDL
IREN
RTSMD
UEN<1:0>
WAKE
LPBACK
ABAUD
RXINV
BRGH
PDSEL<1:0>
STSEL
0000
6010
U1STA
(1)
31:16
ADM_EN
ADDR<7:0>
0000
15:0
UTXISEL<1:0>
UTXINV
URXEN
UTXBRK
UTXEN
UTXBF
TRMT
URXISEL<1:0>
ADDEN
RIDLE
PERR
FERR
OERR
URXDA FFFF
6020 U1TXREG
31:16
0000
15:0
TX8
Transmit Register
0000
6030 U1RXREG
31:16
0000
15:0
RX8
Receive Register
0000
6040 U1BRG
(1)
31:16
0000
15:0
Baud Rate Generator Prescaler
0000
6200 U2MODE
(1)
31:16
15:0
0000
ON
SIDL
IREN
RTSMD
UEN<1:0>
WAKE
LPBACK
ABAUD
RXINV
BRGH
PDSEL<1:0>
STSEL
0000
6210
U2STA
(1)
31:16
ADM_EN
ADDR<7:0>
0000
15:0
UTXISEL<1:0>
UTXINV
URXEN
UTXBRK
UTXEN
UTXBF
TRMT
URXISEL<1:0>
ADDEN
RIDLE
PERR
FERR
OERR
URXDA FFFF
6220 U2TXREG
31:16
0000
15:0
TX8
Transmit Register
0000
6230 U2RXREG
31:16
0000
15:0
RX8
Receive Register
0000
6240 U2BRG
(1)
31:16
0000
15:0
Baud Rate Generator Prescaler
0000
6400 U3MODE
(1)
31:16
15:0
0000
ON
SIDL
IREN
RTSMD
UEN<1:0>
WAKE
LPBACK
ABAUD
RXINV
BRGH
PDSEL<1:0>
STSEL
0000
6410
U3STA
(1)
31:16
ADM_EN
ADDR<7:0>
0000
15:0
UTXISEL<1:0>
UTXINV
URXEN
UTXBRK
UTXEN
UTXBF
TRMT
URXISEL<1:0>
ADDEN
RIDLE
PERR
FERR
OERR
URXDA FFFF
6420 U3TXREG
31:16
0000
15:0
TX8
Transmit Register
0000
6430 U3RXREG
31:16
0000
15:0
RX8
Receive Register
0000
6440 U3BRG
(1)
31:16
0000
15:0
Baud Rate Generator Prescaler
0000
Legend:
x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1:
This register has corresponding CLR, SET and INV registers at its virtual address, plus an offset of 0x4, 0x8 and 0xC, respectively. Se
 for more informa-
tion.