Справочник Пользователя для Samsung S3C2440A

Скачать
Страница из 560
S3C2440A RISC MICROPROCESSOR 
 
THUMB INSTRUCTION SET 
 
4-3 
OPCODE SUMMARY 
The following table summarizes the THUMB instruction set. For further information about a particular instruction 
please refer to the sections listed in the right-most column. 
Table 4-1. THUMB Instruction Set Opcodes 
Mnemonic Instruction Lo-Register 
Operand 
Hi-Register 
Operand 
Condition 
Codes Set 
ADC 
Add with Carry 
– 
ADD Add 
–  Y 
(1)
 
AND 
AND 
Y – Y 
ASR 
Arithmetic Shift Right 
– 
B Unconditional 
branch 
Y –  – 
Bxx Conditional 
branch 
– 
– 
BIC 
Bit 
Clear 
Y – Y 
BL 
Branch and Link 
– 
– 
– 
BX 
Branch and Exchange 
– 
CMN 
Compare 
Negative 
Y – Y 
CMP 
Compare 
Y Y Y 
EOR 
EOR 
Y – Y 
LDMIA 
Load multiple  
– 
– 
LDR Load 
word 
– 
– 
LDRB Load 
byte 
– 
– 
LDRH Load 
halfword 
– 
– 
LSL 
Logical Shift Left 
– 
LDSB 
Load sign-extended byte 
– 
– 
LDSH 
Load sign-extended halfword 
– 
– 
LSR 
Logical Shift Right 
– 
MOV Move 
register 
(2)
 
MUL 
Multiply 
Y – Y 
MVN 
Move Negative register 
–