Справочник Пользователя для Hynix 8GB DDR3 PC3-8500 HMT41GS6MFR8C-PB

Модели
HMT41GS6MFR8C-PB
Скачать
Страница из 52
Rev. 1.0 /Jul. 2012
10 
4GB, 512Mx64 Module(1Rank of x8) 
DQS0
DQS0
DM0
DQ[0:7]
DQS
DQS
DM
DQ [0:7]
D0
RAS
CAS
S0
WE
CK0
CK0
CKE
0
OD
T0
240ohm
ZQ
+/-1%
RAS
CAS
CS
WE
CK
CK
CKE
OD
T
A[
O:
N]/
BA[
O:
N]
DQS
DQS
DM
DQ [0:7]
D4
240ohm
ZQ
+/-1%
RAS
CAS
CS
WE
CK
CK
CKE
OD
T
A[
O:
N]/
BA[
O:
N]
DQS2
DQS2
DM2
DQ[16:23]
DQS
DQS
DM
DQ [0:7]
D1
240ohm
ZQ
+/-1%
RAS
CA
S
CS
WE
CK
CK
CKE
OD
T
A[
O:
N]
/BA[
O:
N]
DQS
DQS
DM
DQ [0:7]
D5
240ohm
ZQ
+/-1%
RAS
CA
S
CS
WE
CK
CK
CKE
OD
T
A[
O:
N]
/BA[
O:
N]
DQS4
DQS4
DM4
DQ[32:39]
DQS
DQS
DM
DQ [0:7]
D2
240ohm
ZQ
+/-1%
RAS
CAS
CS
WE
CK
CK
CKE
OD
T
A[O:
N
]/
BA[
O
:N
]
LDQS
LDQS
LDM
DQ [0:7]
D6
240ohm
ZQ
+/-1%
RAS
CAS
CS
WE
CK
CK
CKE
OD
T
A[O:
N
]/
BA[
O
:N
]
DQS3
DQS3
DM3
DQ[48:55]
DQS
DQS
DM
DQ [0:7]
D3
240ohm
ZQ
+/-1%
RAS
CAS
CS
WE
CK
CK
CKE
ODT
A[
O:
N]
/BA[
O:
N]
LDQS
LDQS
LDM
DQ [0:7]
D7
240ohm
ZQ
+/-1%
RAS
CAS
CS
WE
CK
CK
CKE
ODT
A[
O:
N]
/BA[
O:
N]
DQS1
DQS1
DM1
DQ[8:15]
DQS3
DQS3
DM3
DQ[24:31]
DQS5
DQS5
DM5
DQ[40:47]
DQS7
DQS7
DM7
DQ[56:63]
A2
Temp Sensor
SDA
D0–D7
V
DD
SPD
SPD/TS
D0–D7
V
REF
CA
SCL
V
tt
D0–D7
V
DD
EVENT
A1
A0
SCL
SA0
SA1
(with SPD)
EVENT
A2
SDA
SCL
WP
A1
A0
SCL
SA0
SA1
(SPD)
Vtt
V
REF
DQ
V
SS
CK0
CK1
CK0
CK1
S1
ODT1
D0–D7, SPD, Temp sensor
D0–D7
D0–D7
NC
NC
NOTES
1. DQ wiring may differ from that 
shown however, DQ, DM, DQS, and 
DQS relationships are maintained as 
shown
Address and Control Lines
Rank 0
The SPD may be 
integrated with the Temp 
Sensor or may be
a separate component
D0
D1
D2
D3
Vtt
D4
D5
D6
D7
Vtt
V1
V2
V4
V3
V1
V2
V4
V3
CKE1
EVENT
RESET
Temp Sensor
D0-D7
NC
Terminated near
card edge