Техническая Спецификация для Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105

The transmitter performs the same in both synchronous and asynchronous operating modes

(SYNC = 0 or SYNC = 1). One start bit, up to 9 data bits, one optional parity bit and up to two

stop bits are successively shifted out on the TXD pin at each falling edge of the programmed

serial clock.
The number of data bits is selected by the CHRL field and the MODE 9 bit in the Mode Register

(MR). Nine bits are selected by setting the MODE 9 bit regardless of the CHRL field. The parity

bit is set according to the PAR field in MR. The even, odd, space, marked or none parity bit can

be configured. The MSBF field in MR configures which data bit is sent first. If written at 1, the

most significant bit is sent first. At 0, the less significant bit is sent first. The number of stop bits is

selected by the NBSTOP field in MR. The 1.5 stop bit is supported in asynchronous mode only.

Character Transmit 

The characters are sent by writing in the Transmit Holding Register (THR). The transmitter

reports two status bits in the Channel Status Register (CSR): TXRDY (Transmitter Ready),

which indicates that THR is empty and TXEMPTY, which indicates that all the characters written

in THR have been processed. When the current character processing is completed, the last

character written in THR is transferred into the Shift Register of the transmitter and THR

becomes empty, thus TXRDY rises.
Both TXRDY and TXEMPTY bits are low when the transmitter is disabled. Writing a character in

THR while TXRDY is low has no effect and the written character is lost.

Transmitter Status 

D0

D1

D2

D3

D4

D5

D6

D7

TXD

Start

Bit

Parity

Bit

Stop

Bit

Example: 8-bit, Parity Enabled  One Stop

Baud Rate

 Clock

D0 D1 D2 D3 D4 D5 D6 D7

TXD

Start

Bit

Parity

Bit

Stop

Bit

Baud Rate

 Clock

Start

Bit

Write

US_THR

D0 D1 D2 D3 D4 D5 D6 D7 Parity

Bit

Stop

Bit

TXRDY

TXEMPTY

32058K

AVR32-01/12