Техническая Спецификация для Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105

When the TDF_MODE of the MODE register is set to 1 (TDF optimization is enabled), the SMC

takes advantage of the setup period of the next access to optimize the number of wait states

cycle to insert.

shows a read access controlled by NRD, followed by a write access controlled by

NWE, on Chip Select 0. Chip Select 0 has been programmed with:
NRD_HOLD = 4; READ_MODE = 1 (NRD controlled)
NWE_SETUP = 3; WRITE_MODE = 1 (NWE controlled)
TDF_CYCLES = 6; TDF_MODE = 1 (optimization enabled).

TDF Optimization: No TDF wait states are inserted if the TDF period is over when the next access begins

When optimization is disabled, tdf wait states are inserted at the end of the read transfer, so that

the data float period is ended when the second access begins. If the hold period of the read1

controlling signal overlaps the data float period, no additional tdf wait states will be inserted.

and 

illustrate the cases:

• read access followed by a read access on another chip select,
• read access followed by a write access on another chip select,

CLK_SMC

A[25:2]

NRD

NWE

NCS0

D[15:0]

Read access on NCS0 (NRD controlled)

Read to Write

Wait State

write access on NCS0 (NWE controlled)

TDF_CYCLES = 6

NWE_SETUP = 3

NRD_HOLD = 4

32058K

AVR32-01/12