Справочник Пользователя для Interphase Tech 4538

•  LETM = 1:

Enable Local Extended Transfer Mode

•  NPQM = 111: Non PowerQUICC II master connected

•  EXDD = 0:

External Master Delay not disabled

•  ISPS = 0:

Internal Space Port Size = 64 bits

The resulting register value is BCR=0xA01C0000.

This register controls the software watchdog. It can be read at any time but can be written 
only once after system reset. During the first phases of a development, it may be simpler to 
disable the watchdog by setting SWE to 0 in this register just after reset.

The resulting register value is SYPCR=0xFFFFFFC0.

In the PPC_ACR register, the following fields must be initialized:

•  DBGD = 1:

Assert 

–

DBG after 

–

TS (needed if bus is parked on the 

PowerSpan)

•  EARB = 0:

Internal Arbiter used

•  PRKM = 0110: Bus parked on internal PowerPC core

Registers PPC_ALRH and PPC_ALRL define the priorities of the various bus masters. On 
the 60x bus the recommended priority order is as follows (from the highest to the lowest):

•  CPM high priority: highest

•  CPM middle priority

•  CPM low priority

•  External Master (the PowerSpan)

•  PowerPC core

The resulting registers values are: PPC_ACR = 0x26, PPC_ALRH = 0x01276345, and 
PPC_ALRL = 0x89ABCDEF.

The SIUMCR register configures various features in the SIU module, among them the 
configuration of several multifunction pins. Its fields must be set as follows:

•  BBD = 0:

–

ABB and 

–

DBB enabled

•  ESE = 1:

–

GBL/

–

IRQ1 pin used as 

–

GBL

•  PBSE = 0:

–

PPBS/PGPL4 used as PGPL4

•  CDIS = 0:

Core is enabled

•  DPPC = 00:

–

IRQ/DP pins used as 

–

IRQ

•  L2CPC = 10:

L2 cache pins configured as BADDR

•  LBPC = 00:

Local bus pins used as local bus