Справочник Пользователя для Motorola MC68HC908MR16

Advance Information

MC68HC908MR16/MC68HC908MR32 — Rev. 4.0

336

Low-Voltage Inhibit (LVI)

MOTOROLA

 shows the structure of the LVI module. The LVI is enabled 

out of reset. The LVI module contains a bandgap reference circuit and 
comparator. The LVI power bit, LVIPWR, enables the LVI to monitor V

DD

 

voltage. The LVI reset bit, LVIRST, enables the LVI module to generate 
a reset when V

DD 

falls below a voltage, V

LVRX

, and remains at or below 

that level for nine or more consecutive CGMXCLK. V

LVRX

 and V

LVHX

 are 

determined by the TRPSEL bit in the LVISCR (see 

). 

LVIPWR and LVIRST are in the configuration register (CONFIG). See 

Once an LVI reset occurs, the MCU remains in reset until V

DD 

rises 

above a voltage, V

LVRX

 + V

LVHX

. V

DD 

must be above V

LVRX

 + V

LVHX

 for 

only one CPU cycle to bring the MCU out of reset. See 

. The output of the comparator controls 

the state of the LVIOUT flag in the LVI status register (LVISCR).

An LVI reset also drives the RST pin low to provide low-voltage 
protection to external peripheral devices. See 

LOW V

DD

LVIRST

V

DD

 > LVItrip = 0

V

DD

 < LVItrip = 1

LVIOUT

LVIPWR

DETECTOR

V

DD

LVI RESET

FROM CONFIG

FROM CONFIG

 V

DD

DIGITAL FILTER

CPU CLOCK

ANLGTRIP

TRPSEL

FROM LVISCR