Texas Instruments TMS320C645x DSP 用户手册

Uint32 tmpval;

/*

// Globally disable EMAC/MDIO interrupts in the control module

/*

CSL_FINST(ECTL_REGS->EWCTL, ECTL_EWCTL_INTEN, DISABLE );

/* Wait about 100 cycles */

for( I=0; i<5; I++ )

tmpval = ECTL_REGS->EWCTL;

/* Set Interrupt Timer Count (CPUclk/6) */

ECTL_REGS->EWINTTCNT = 1500 ;

/*

// Initialize MDIO and EMAC Module

*/

[Discussed Later in this document]

/* Enable global interrupt in the control module */

CSL_FINST(ECTL_REGS->EWCTL, ECTL_EWCTL_INTEN, ENABLE );

The MDIO module initially configures and monitors one or more external PHY devices. Other than
initializing the software state machine (details on the MDIO state machine can be found in the IEEE 802.3
standard), the MDIO module only needs the MDIO engine enabled and the clock divider configured. To
set the clock divider, supply an MDIO clock of 1 MHz. As the peripheral clock is used as the base clock
(CPUclk/6), the divider can be set to 125 for a 750 MHz device. Slower MDIO clocks for slower CPU
frequencies are acceptable.

Both the state machine enable and the MDIO clock divider are controlled through the MDIO control
register (CONTROL). If none of the potentially connected PHYs require the access preamble, the
PREAMBLE bit can also be set in CONTROL to speed up PHY register access. See

for an

example of the code for initialization.

#define PCLK 125

...

/* Enable MDIO and setup divider */

MDIO_REGS->CONTROL = CSL_FMKT( MDIO_CONTROL_ENABLE, YES) |

CSL_FMK( MDIO_CONTROL_CLKDIV, PCLK ) ;

If the MDIO module must operate on an interrupt basis, the interrupts can be enabled at this time using
the USERINTMASKSET register for register access and the USERPHYSELn register if a target PHY is
already known.

Once the MDIO state machine has been initialized and enabled, it starts polling all 32 PHY addresses on
the MDIO bus, looking for active PHYs. Since it can take up to 50

µ

s to read one register, the MDIO

module provides an accurate representation of all the PHYs available after a reasonable interval. Also, a
PHY can take up to 3 seconds to negotiate a link. Thus, it is advisable to run the MDIO software off a
time-based event rather than polling.

For more information on PHY control registers, see your PHY device documentation.

58

SPRU975B – August 2006