Motorola MVME172 用户手册

GCSR Programming Model

http://www.mcg.mot.com/literature

2-107

This bit is cleared by an LM3 cycle on the VMEbus. This 
bit is set when the local processor or a VMEbus master 
writes a one to the LM3 bit in this register. 

This register is the VMEchip2 board status/control register. 

This bit is set when the VMEchip2 is driving the 
SYSFAIL signal. 

This bit is set if the VMEchip2 is system controller. 

When this bit is high, the Board Fail signal is active. 
When this bit is low, the Board Fail signal is inactive. 
When this bit is set, the VMEchip2 drives SYSFAIL if the 
inhibit SYSFAIL bit is not set. 

When this bit is set, the VMEchip2 is prevented from 
driving the VMEbus SYSFAIL signal line. When this bit 
is cleared, the VMEchip2 is allowed to drive the VMEbus 
SYSFAIL signal line. 

This bit allows a VMEbus master to reset the local bus. 
Refer to the note on local reset in the GCSR 
Programming Model section, earlier in this chapter. 
When this bit is set, a local bus reset is generated. This bit 
is cleared by the local bus reset. 

7

6

5

4

3

2

1

0

RST

ISF

BF

SCON

SYSFL

S/R

R/W

R

R

R

0 PSL

0 PSL

1 PS

X

1 PSL