Motorola MVME172 用户手册

5-36

Computer Group Literature Center Web Site

MCECC

clock, unless they are already slowed by NCEBEN being 
set. FSTRD is cleared by Power-up or Local Reset if the 
FSTRD bit in the reset serial bit stream is 0. It is set by 
Power-up, soft, or Local Reset if the FSTRD bit in the 
reset serial bit stream is 1. Note that this bit can also be 
read in the Memory Configuration Register.

STATCOL When the STATCOL bit is set, the RACODE and/or 

RADATA bits in the Scrub Control Register can be set. 
When it is cleared, they cannot. STATCOL is initialized 
by Power-up, soft, or Local Reset to match the value of 
the STATCOL bit in the reset serial bit stream.

WRHDIS This bit controls a function that is not currently used in the 

MCECC.

It is not recommended that non-test software write to this register.

These general purpose read/write bits are initialized by 
power-up, soft, or local reset, to match the RESST2-
RESST0 bits from the reset serial bit stream.

When NOCACHE is cleared, the HITDIS bit in the Scrub 
Control Register can be cleared by software. When it is 
set, the HITDIS bit cannot be cleared. NOCACHE is 

31

30

29

28

27

26

25

24

FRC_OPEN XY_FLIP REFDIS TVECT NOCACHE RESST2 RESST1 RESST0

R/W

R/W

R/W

R/W

R/W

R/W

R/W

R/W

0 PLS

0 PLS

0 PLS

V PLS

V PLS

V PLS

V PLS

V PLS