Texas Instruments Hercules TMS570LS04x/03x LaunchPad Evaluation Kit LAUNCHXL-TMS57004 LAUNCHXL-TMS57004 数据表

SPNS186A – OCTOBER 2012 – REVISED SEPTEMBER 2013

MibADC

Multi-Buffered Analog to Digital Converter

CCM-R4

CPU Compare Module – CortexR4

CRC

Cyclic Redundancy Check

DCAN

Controller Area Network

DCC

Dual Clock Comparator

ESM

Error Signaling Module

GIO

General-Purpose Input/Output

HTU

High End Timer Transfer Unit

LIN

Local Interconnect Network

MibSPI

Multi-Buffered Serial Peripheral Interface

N2HET

Platform High End Timer

RTI

Real-Time Interrupt Module

SCI

Serial Communications Interface

SPI

Serial Peripheral Interface

VIM

Vectored Interrupt Manager

eQEP

Enhanced Quadrature Encoder Pulse

The multibuffered A-to-D converter (MibADC) has a separate power bus for its analog circuitry that
enhances the A-to-D performance by preventing digital switching noise on the logic circuitry which could
be present on V

SS

and V

CC

from coupling into the A-to-D analog stage. All A-to-D specifications are given

with respect to AD

REFLO

unless otherwise noted.

Resolution

12 bits

Monotonic

Assured

Output conversion code

00h to FFFh [00 for V

AI

≤ AD

REFLO

; FFF for V

AI

≥ AD

REFHI

]

•

12-bit resolution

•

AD

REFHI

and AD

REFLO

pins (high and low reference voltages)

•

Total Sample/Hold/Convert time: 600ns Typical Minimum at 30MHz ADCLK

•

One memory region per conversion group is available (event, group 1, group 2)

•

Allocation of channels to conversion groups is completely programmable

•

Memory regions are serviced by interrupt

•

Programmable interrupt threshold counter is available for each group

•

Programmable magnitude threshold interrupt for each group for any one channel

•

Option to read either 8-bit, 10-bit or 12-bit values from memory regions

•

Single or continuous conversion modes

•

Embedded self-test

•

Embedded calibration logic

68

Copyright © 2012–2013, Texas Instruments Incorporated

Product Folder Links: