Redpitaya RED PITAYA, OPEN SOURCE LAB RED Pitaya V 1.1 数据表

 
 
 

○ Output coupling: DC 
○ Load impedance: 50 Ω (J) 
○ Output slew rate limit: 200 V/us  
○ Connector type: SMA (U) 
○ DC offset error: < 5% FS (G)  
○ Gain error: < 5% (G)  
○ Full scale power:  > 9 dBm (L)  
○ Harmonics: typical performance: (at ­8 dBm) 

■ ­51 dBc @ 1 MHz 
■ ­49 dBc @ 10 MHz 
■ ­48 dBc @ 20 MHz 
■ ­53 dBc @ 45 MHz 

 

● Auxiliary analog input channels: 

○ Number of channels: 4 
○ Nominal sampling rate: 100 ksps (H) 
○ ADC resolution 12 bits  
○ Connector: dedicated pins on IDC connector E2 (pins 13,14,15,16) 
○ Input voltage range: 0 to +3.5 V 
○ Input coupling: DC 
○  

● Auxiliary analog output channels 

○ Number of channels: 4 
○ Output type: Low pass filtered PWM (I) 
○ PWM time resolution: 4ns (1/250 MHz) 
○ Connector: dedicated pins on IDC connector E2 (pins 17,18,19,20) 
○ Output voltage range: 0 to +1.8 V 
○ Output coupling: DC 

● General purpose digital input/output channels: (N) 

○ Number of digital input/output pins: 16 
○ Voltage level: 3.3 V  
○ Direction: configurable  
○ Location: IDC connector E1 (pins 3­24 ) 

● Extension: 

○ Connector: 2 x 26 pins IDC  (M) 
○ Power supply: 

■ Available voltages: +5V, +3.3V, ­3.3V 
■ Current limitations: 500 mA for +5V and +3.3V (to be shared between 

extension module and USB devices), 50 mA for ­3.3V supply. 

● Serial connectivity: 

○ Connector type: 2x “SATA type” connector 
○ Two differential pairs per connector enabling up to 500 Mbps 

● CPU / FPGA: Xilinx Zynq 7010 SoC