Acorn Products Z80 SECOND PROCESSSOR 409 用户手册

The circuit may be split into a number of sections by their specific 
function.  These  are  dealt  with  under  separate  headings.  Reference 
should  be  made,  where  necessary,  to  the  block  diagram  and  circuit 
diagram in the appendix.

5.1 CPU

The  microprocessor  used  in  this  unit  is  a  Z80B,  running  at  a  clock 
frequency of 6MHz from a crystal oscillator. A11 memory and I/O cycles 
are performed at fu11 speed, with the exception of those to the "boot" 
ROM, for which a Wait-State is inserted by external logic.

5.2 Clock

A 12MHz crystal controls the frequency of the oscillator formed by the 

inverters  1C  24D,E.  A  "D"  type  latch,  IC17A,  is  used  to  divide  the 

frequency to the required 6MHz. Transistor Q1 provides an active pull-

up for the clock signal, after inversion by IC 24B, to compensate for 

the  high  dynamic  input  current  of  the  Z80  on  this  signal.  The  NAND 

gate IC19D and associated network , provide a shaped clock signal for 

the "NMI Service Detect" logic. Since the output of the "D" latch is 

inverted  before  being  used  as  CPU  clock,  then  the  "D"  output  is 

available  for  use  as  an  inverted  clock  by  the  DRAM  control  and  the 

desync. logic.

5.3 ROM Latch

The  Z80  second  processor  features  a  "shadow"  ROM  to  boot  the  system 
upon  power-up  and  also  to  ensure  proper  handling  of  NMI  interrupts 
from the host processor via The Tube. The ROM is enabled at the proper 
times by the latch IC15A.

1. After power-up, the reset signal from IC24F to the Z80 is used to 
clock the latch IC15A and produce the ROM signal. On any memory read 
cycle, while the Rom signal (TP2) is active, IC22B&C wi11 produce an 
output-enable signal to the ROM (IC3 pin 20).

The  initial  instructions  following  RESET  are  executed  from  ROM  and 
initiate  the  copying  of  ROM  into  high  RAM.  This  is  followed  by  an 
instruction-fetch cycle to memory over 8000H which is detected by the 
AND gate IC20B and used to clear the ROM latch, remove the shadow ROM 
from the memory-map, and allow normal running in RAM.
2. The NM1 signal to the Z80 processor is used by system software in 
Disc  handling,  however,  the  Z80  interrupt  vector  to  66H  is  not 
compatible with standard CPM, which has its default file-control block 
in this area. The solution used is to bring the shadow ROM temporarily 
into the memory-map when an instruction fetch from 66H