Intel 41210 Benutzerhandbuch

60

Configuration writes are accomplished through a series of SMBus writes. As with reads, a write 
sequence is used first to initialize the bus number, device, function, and register number for the 
configuration access. The writing of this information can be accomplished through any 
combination of the supported SMBus write commands (Block, Word or Byte).

On SMBus, there is no concept of byte enables. Therefore, the register number written to the slave 
is assumed to be aligned to the length of the internal command. In other words, for a Write Byte 
internal command, the register number specifies the byte address. For a Write DWord internal 
command, the two least-significant bits of the register number are ignored. This is different than 
PCI; with PCI, the byte enables are used to indicate the byte of interest.

After all the information is set up, the SMBus master initiates one or more writes which set up the 
data to be written. The final write (end bit is set) initiates an internal configuration. The slave 
interface can potentially “clock-stretch” the last data write until the write completes without error. 
When an error occurs, the SMBus interface NACKs the last write operation just before the stop bit. 
Examples of configuration writes are illustrated in 

 and 

. All the figures are 

shown with PEC enabled. When PEC is disabled, there is no PEC byte in any of the sequences, and 
the PEC enable bit in the command field is 0.

For the definition of the diagram conventions used in 

 and 

, refer to the System 

Management Bus Specification, Revision 2.0.

B3191-01

S 11X0_XXX W A Cmd = 11011110 A Byte Count = 8 A

Bus

Number

A

A

Reg Number

[15:8]

A

Reg Number

[7:0]

A Data[31:21]

Device/

Function

A

Data[23:16]

Data[16:8]

A

A

Data[7:0]

A

PEC

A P