Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

when context out, context in, data in or data out is ready. The SHA Interrupt Status
(SHA_IRQSTATUS), offset 0x118, indicates when an interrupt is triggered.

If the application uses Interrupt Mode, an interrupt is generated for each block of processed
data. To support larger data flow, SHA µDMA Mode should be used and the bits in the
SHA_IRQENABLE register should be cleared.

Context output interrupt

SHA_IRQSTATUS[3]:

CONTEXT_OUT

Data input interrupt

SHA_IRQSTATUS[1]:

DATA_IN

Context input interrupt

SHA_IRQSTATUS[0]:

CONTEXT_IN

The SHA/MD5 Module can run the SHA-1, SHA-224, SHA-256, and MD5 algorithms, depending
on the value of the

ALGO

bit field in the SHA Mode (SHA_MODE) register, offset 0x044, as listed

in Table 15-2 on page 1070.

MD5 algorithm selected

0x0

SHA-1 algorithm selected

0x1

SHA-224 algorithm selected

0x2

SHA-256 algorithm selected

0x3

To start a new hash, follow these steps:

Set the

ALGO

bitfield in the SHA_MODE register, at offset 0x044, to 0x1, 0x2, or 0x3 to select

SHA-1, SHA-224, or SHA-256, respectively.

Set the

ALGO_CONSTANT

bit in the SHA_MODE register to 1 to initialize all SHA Inner/Outer

Digest n registers from SHA_ODIGEST_A/SHA_IDIGEST_A to
SHA_ODIGEST_H/SHA_IDIGEST_H with their default values specified by the algorithm, and
set the SHA_DIGESTCOUNT register to 0.

Set the

CLOSE_HASH

bit of the SHA Mode (SHA_MODE) register to let the SHA engine do the

padding. If the Hash is computed in one shot, the length of the message can be any value up
to 128 MB. To process an intermediate Hash digest, the

CLOSE_HASH

bit is set to 0, in which

case the packets hashed must be 64 bytes; the last packet must be hashed with the

CLOSE_HASH

bit set to 1.

Specify the

LENGTH

field in the SHA Length (SHA_LENGTH) register of the hash data to

process in bytes.

After the configuration is complete, the

INPUT_READY

status bit equals 1 in the SHA Interrupt

Status (SHA_IRQSTATUS) register (regardless of whether or not the

M_INPUT_READY

bit in the

SHA_IRQENABLE register is set. When this bit is set, it indicates the SHA engine can receive the