Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

The SHA DMA Raw Interrupt Status (SHA_DMA_RIS) register contains the raw interrupt status.
If any of these bits read 1, the processor is interrupted if the corresponding masked interrupt status
bit is set to '1.'

SHA DMA Raw Interrupt Status (SHA_DMARIS)

Base
Offset 0x014
Type RO, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

CIN

DIN

COUT

reserved

RW

RW

RW

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x0000.000

RO

reserved

31:3

Context Out DMA Done Raw Interrupt Status

Description

Value

No Interrupt.

0

The µDMA has completed the output context read from the
internal register and an interrupt has been triggered and is
pending.

1

0

RW

COUT

2

Data In DMA Done Raw Interrupt Status

Description

Value

No Interrupt.

0

The µDMA has written the last word of input data to the internal
FIFO of the engine and an interrupt has been triggered and is
pending.

1

0

RW

DIN

1

Context In DMA Done Raw Interrupt Status

Description

Value

No interrupt.

0

The µDMA has completed a context write to the internal register
and an interrupt has been triggered and is pending.

1

0

RW

CIN

0