Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

The SHA DMA Masked Interrupt Status (SHA_DMA_MIS) register displays the raw interrupts that
are unmasked in the SHA_DMA_RIS register.

SHA DMA Masked Interrupt Status (SHA_DMAMIS)

Base
Offset 0x018
Type RO, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

CIN

DIN

COUT

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x0000.000

RO

reserved

31:3

Context Out DMA Done Masked Interrupt Status

Description

Value

An interrupt has not occurred or is masked.

0

A

COUT

interrupt has occurred.

1

0

RO

COUT

2

Data In DMA Done Masked Interrupt Status

Description

Value

An interrupt has not occurred or is masked.

0

A

DIN

interrupt has occurred.

1

0

RO

DIN

1

Context In DMA Done Raw Interrupt Status

Description

Value

An interrupt has not occurred or is masked.

0

A

CIN

interrupt has occurred.

1

0

RO

CIN

0