Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

MOSC
25 MHz

PTPCEN

EN0RXIP

EN0RXIN

EN0TXOP

EN0TXON

RBIAS

EN0MDIO

EN0MDC

EN0INTRN

TX

RX

EN0LED2

EN0LED1

EN0LED0

Gated SYSCLK

PTP_REFCLK

MAC Control /

Status Registers

EMACCC

Four clock inputs are driven into the Ethernet MAC when the MII configuration is enabled. The clocks
are described as follows:

■ Gated system clock (SYSCLK): The SYSCLK signal acts as the clock source to the Control and

Status registers (CSR) of the Ethernet MAC. The SYSCLK frequency for Run, Sleep and Deep
Sleep mode is programmed in the System Control module. Refer to “System Control” on page 230
for more information on programming SYSCLK and enabling the Ethernet MAC.

■ MOSC: A gated version of the MOSC clock is provided as the Precision Time Protocol (PTP)

reference clock (PTPREF_CLK). The MOSC clock source can be a single-ended source on the

OSC0

pin or a crystal on the

OSC0

and

OSC1

pins. When advanced timestamping is used and

the Precision Timer Protocol (PTP) module has been enabled by setting the

PTPCEN

bit in the

EMACCC register, the MOSC drives PTPREF_CLK. PTPREF_CLK has a minimum frequency
requirement of 5 MHz and a maximum frequency of 25 MHz. Refer to “IEEE 1588 and Advanced
Timestamp Function” on page 1631 for more information.

■

EN0RXCK

: This clock signal is driven by the external PHY oscillator and is either 2.5 or 25 MHz

depending on whether the device is operating at 10 Mbps or 100 Mbps.

■

EN0TXCK

This clock signal is driven by the external PHY oscillator and is either 2.5 or 25 MHz

depending on whether the device is operating at 10 Mbps or 100 Mbps.

Figure 24-3 on page 1590 depicts the clock inputs for an MII interface.