Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

RBS2: Receive Buffer 2 Size

These bits indicate the Second Data Buffer in bytes. This field is not valid if RDES1[24] is set.

21:11

RBS1: Receive Buffer 1 Size

These bits indicate the First Data Buffer byte size. If this field is 0, the DMA ignores this buffer and uses
Buffer 2 or next descriptor depending on the value of RCH (Bit 24).

10:0

RDES2 contains the address pointer to the first data buffer in the descriptor.

Buffer 1 Address Pointer

These bits indicate the physical address of Buffer 1. The DMA uses the configured value for its address
generation when the RDES2 value is used to store the start of the frame. The DMA performs a write operation
with the RDES2[3:0, 2:0, or 1:0] bits as 0 during the transfer of the start of frame but the frame data is shifted
as per the actual Buffer address pointer. The DMA ignores RDES2[3:0, 2:0, or 1:0], corresponding to bus width
of 128, 64, or 32, if the address pointer is to a buffer where the middle or last part of the frame is stored.

31:0

Buffer 2 Address Pointer (Next Descriptor Address)

These bits indicate the physical address of Buffer 2 when a descriptor ring structure is used. If the Second
Address Chained (RDES1[24]) bit is set, this address contains the pointer to the physical memory where the
Next Descriptor is present. If RDES1[24] is set, the buffer (Next Descriptor) address pointer must be bus
width-aligned (RDES3[1:0] = 0, corresponding to a bus width of 32.) However, when RDES1[24] is reset, there
are no limitations on the RDES3 value, except for the following condition: The DMA uses the configured value
for its buffer address generation when the RDES3 value is used to store the start of frame. The DMA ignores
RDES3[1:0], if the address pointer is to a buffer where the middle or last part of the frame is stored.

31:0

If the IEEE 1588-2005 timestamp feature is enabled, the DES2 and DES3 descriptor fields take on
a different meaning when the DMA closes the descriptor. The DMA updates the DES2 and DES3
with the timestamp value in these two descriptor fields before clearing the OWN bit in DES0. When
the IEE1588-2005 timestamping is enabled, the DES2 and DES3 fields are updated with the
timestamp value. DES2 is updated with the sub-second field (also called Timestamp Low (TSL))
value and the DES3 field is updated with the seconds field (also called Timestamp High (TSH)).

The TDES2 and TDES3 field descriptions for timestamping enabled are shown in Table
24-12 on page 1612 and Table 24-13 on page 1613. In addition, bit 17 of the TDES0 descriptor and bit
22 of the TDES1 descriptor are valid during timestamping.

TTSL: Transmit Frame Timestamp Low

This field is updated by DMA with the least significant 32 bits of the timestamp captured for the
corresponding transmit frame. This field has the timestamp only if the Last Segment control bit (LS) in the
descriptor is set.

31:0