Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

31

0

7

23

15

Status [16:7]

Byte Count Buffer 1 [12:0]

Byte Count Buffer2 [28:16]

TDES0

TDES1

TDES2

TDES3

Buffer1 Address [31:0]

Buffer2 Address [31:0]/Next Descriptor Address [31:0]

OWN

Transmit Timestamp High [31:0]

Transmit Timestamp Low [31:0]

Reserved

Reserved

CTRL

[30:26]

T
T
S
E

CTRL

[24:18]

T
T
S
S

CTRL/

Status

[6:3]

Status

[2:0]

CTRL

[31:29]

Reserved

TDES4

TDES5

TDES6

TDES7

The following tables define the Enhanced Transmit Descriptors.

OWN: Own Bit

When set, this bit indicates that the descriptor is owned by the DMA. When this bit is reset, it indicates that the
descriptor is owned by the Host. The DMA clears this bit either when it completes the frame transmission or
when the buffers allocated in the descriptor are empty. The ownership bit of the First Descriptor of the frame
should be set after all subsequent descriptors belonging to the same frame have been set. This avoids a possible
race condition between fetching a descriptor and the driver setting an ownership bit.

31

IC: Interrupt on Completion

When set, this bit sets the Transmit Interrupt (Register 5[0]) after the present frame has been transmitted.

30

LS: Last Segment

When set, this bit indicates that the buffer contains the last segment of the frame. When this bit is set, the TBS1
or TBS2 field in TDES1 should have a non-zero value.

29

FS: First Segment

When set, this bit indicates that the buffer contains the first segment of a frame.

28