Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

Produktcode
DK-TM4C129X
Seite von 2182
Table 24-24. Enhanced Receive Descriptor 2 (RDES2)
Description
Bit
Buffer 1 Address Pointer
These bits indicate the physical address of Buffer 1. The DMA uses the configured value for its address
generation when the RDES2 value is used to store the start of frame. The DMA performs a write operation
with the RDES2[1:0] bits as 0 during the transfer of the start of frame but the frame data is shifted as per the
actual Buffer address pointer. The DMA ignores RDES2[1:0] if the address pointer is to a buffer where the
middle or last part of the frame is stored.
Note that buffers should be word-aligned.
31:0
Table 24-25. Enhanced Receive Descriptor 3 (RDES3)
Description
Bit
Buffer 2 Address Pointer (Next Descriptor Address)
These bits indicate the physical address of Buffer 2 when a descriptor ring structure is used. If the Second
Address Chained (RDES1[14]) bit is set, this address contains the pointer to the physical memory where the
Next Descriptor is present. If RDES1[14] is set, the buffer (Next Descriptor) address pointer must be bus
word-aligned (RDES3[1:0] = 0) However, when RDES1[14] is reset, there are no limitations on the RDES3 value,
except for the following condition: The DMA uses the configured value for its buffer address generation when
the RDES3 value is used to store the start of frame. The DMA ignores RDES3 [1:0] if the address pointer is to
a buffer where the middle or last part of the frame is stored.
31:0
The availability of the extended status is indicated by Bit 0 of RDES0. The following descriptors are
available only when the Advanced Timestamp or IP Checksum Full Offload feature is enabled.
Table 24-26. Enhanced Received Descriptor 4 (RDES4)
Description
Bit
Reserved
31:15
Timestamp Dropped
When set, this bit indicates that the timestamp was captured for this frame but got dropped in the RX FIFO
because of overflow.
14
PTP Version
When set, this bit indicates that the received PTP message uses the IEEE 1588 version 2 format. When reset,
it uses the version 1 format.
13
PTP Frame Type
When set, this bit indicates that the PTP message is sent directly over Ethernet. When this bit is clear and the
message type is non-zero, it indicates that the PTP message is sent over UDP-IPv4 or UDP-IPv6. The information
about IPv4 or IPv6 can be obtained from Bits 6 and 7.
12
December 13, 2013
1622
Texas Instruments-Advance Information
Ethernet Controller