Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

The MMC Control register establishes the operating mode of the management counters.

The

CNTRST

bit has higher priority than the

CNTPRST

. Therefore, when the software tries

to set both bits in the same write cycle, all counters are cleared and the

CNTPRST

is not

set.

Ethernet MAC MMC Control (EMACMMCCTRL)

Base 0x400E.C000
Offset 0x100
Type RW, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

CNTRST

CNTSTPRO

RSTONRD

CNTFREEZ

CNTPRST

CNTPRSTLVL

reserved

UCDBC

reserved

RW

RW

RW

RW

RW

RW

RO

RO

RW

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x00

RO

reserved

31:9

Update MMC Counters for Dropped Broadcast Frames

Description

Value

MMC Counters are not updated for dropped broadcast frames.

0

MAC updates all related MMC counters for broadcast frames
dropped due to setting of

DBF

bit (Disable Broadcast Frames)

of the MAC Frame Filter(EMACFRAMEFLTR) register.

1

0

RW

UCDBC

8

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0

RO

reserved

7:6