Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

The Ethernet MAC Receive Descriptor List Address (EMACRXDLADDR) register points to the
start of the Receive Descriptor List. The descriptor lists reside in the host's physical memory space
and must be word-aligned. The DMA internally converts it to a 32-bit aligned address by making
the two lease significant bits zero. Writing to this register is permitted only when the DMA receive
transaction has stopped (

SR

= 0 n the MAC DMA Operation Mode (EMACDMAOPMODE) register).

When stopped, this register must be written with a new descriptor list address before the receive
Start command is given. When you set the

SR

bit to 1, the DMA takes the newly programmed

descriptor base address. If this register is not changed when the

SR

bit is set to 0, then the DMA

uses the already existing descriptor address.

Ethernet MAC Receive Descriptor List Address (EMACRXDLADDR)

Base 0x400E.C000
Offset 0xC0C
Type RW, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

STRXLIST

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

reserved

STRXLIST

RO

RO

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Start of Receive List

This field contains the base address of the first descriptor in the Receive
Descriptor list. The LSB bits[1:0] are ignored and internally taken as
zero by the DMA. Therefore, bits[1:0] are read-only (RO).

0x0

RW

STRXLIST

31:2

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x0

RO

reserved

1:0