Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

This register implements the PHY Specific Control register. This register allows access to general
functionality inside the PHY to enable operation in reduced power modes and control the interrupt
mechanism.

Ethernet PHY Specific Control- MR17 (EPHYSCR)

Base n/a
Address 0x011
Type RW, reset 0x0103

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

reserved

INTEN

TINT

reserved

COLFDM

reserved

LBFIFO

reserved

SBPYASS

PSMODE

PSEN

DISCLK

RO

RW

RW

RO

RW

RO

RO

RO

RW

RW

RO

RW

RW

RW

RW

RW

Type

0

1

0

0

0

0

0

0

0

0

0

1

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Disable CLK

Description

Value

Normal mode of operation

0

Disable internal clocks

1

Clocks can be disabled only in IEEE power down mode.

0

RW

DISCLK

15

Power Saving Modes Enable

Description

Value

Normal mode of operation

0

Enable power saving modes

1

0

RW

PSEN

14

Power Saving Modes

Description

Value

Normal: Normal operation mode. PHY is fully functional

0x0

IEEE Power Down

Low Power mode that shuts down all internal circuitry other than
SMI functionality. Power could be dropped further by setting
high

DISCLK

bit in this register and disabling internal clocks

circuitries.

0x1

Active Sleep

Low Power Active Wake-On-LAN (WOL) mode that shuts down
all internal circuitry other than SMI and energy detect
functionality. In this mode the PHY sends NLP every 1.4
seconds to wake up the link-partner. Automatic power-up is
done when link partner is detected.

0x2

Passive Sleep

Low Power WOL mode that shuts down all internal circuitry
besides SMI and energy detect functionality. Automatic power-up
is done when link partner is detected.

0x3

0

RW

PSMODE

13:12