Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

Description

Reset

Type

Name

Bit/Field

DMA FIFO Underflow Enabled Interrupt and Clear

Indicates if LCD dithering logic is not supplying data to the FIFO at a
sufficient rate. FIFO has completely emptied and data pin driver logic
has attempted to take added data from FIFO.

Writing 1 will set status. Writing 0 has no effect. Read indicates enabled
(masked) status.

Description

Value

Inactive

0

Active

1

0

RW

FIFOU

5

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0

RO

reserved

4

AC Bias Count Enabled Interrupt and Clear

For Passive Matrix Panels Only

AC bias transition counter has decremented to zero, indicating that the

LCDAC

line has transitioned the number of times which is specified by

the

ACBI

control bit-field in the LCDRASTRTIMn register. The counter

is reloaded with the value in

ACBI

but it is disabled until the user clears

ABCS

.

Writing 1 will set status. Writing 0 has no effect. Read indicates enabled
(masked) status.

Description

Value

Inactive

0

Active

1

0

RW

ACBS

3

Frame Synchronization Lost Enabled Interrupt and Clear

Writing 1 will set status. Writing 0 has no effect. Read indicates enabled
(masked) status.

Description

Value

Inactive

0

Active

1

0

RW

SYNCS

2

Raster Mode Frame Done interrupt.

Writing 1 will set status. Writing 0 has no effect. Read indicates enabled
(masked) status.

Description

Value

Inactive

0

Active

1

0

RW

RRASTRDONE

1