Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

Description

Reset

Type

Name

Bit/Field

Use PLL

This bit controls whether the clock source is specified by the

OSCSRC

field or the output of the PLL is provided to the system clock divider and
serves as the system clock source.

Description

Value

Clock source specified by

OSCSRC

field.

0

Clock source specified by the PLL

1

0

RW

USEPLL

28

PLL Source

This field specifies the PLL input clock source

Description

Value

PIOSC is the PLL input clock source

0x0

reserved

0x1-0x2

MOSC is the PLL input clock source

0x3

Reserved

0x4-0xFF

0

RW

PLLSRC

27:24

Oscillator Source

This field specifies the oscillator source that becomes the oscillator clock
(OSCCLK) source, which is used when the PLL is bypassed during run
or sleep modes.

Description

Value

PIOSC is oscillator source

0x0

reserved

0x1

LFIOSC is oscillator source

0x2

MOSC is oscillator source

0x3

Hibernation Module RTC Oscillator (RTCOSC)

0x4

reserved

0x5-0xFF

0

RW

OSCSRC

23:20

Oscillator System Clock Divisor

This field specifies the system clock divisor value for the oscillator path.
This field is used when the

USEPLL

bit is 0.

f

syclk

=f

oscclk

/(OSYSDIV+ 1)

The divisor value is the

OSYSDIV

field value + 1

0

RW

OSYSDIV

19:10

PLL System Clock Divisor

This field specifies the system clock divisor value for the PLL. This field
is used when the

USEPLL

bit is 1.

f

syclk

=f

VCO

/(PSYSDIV+ 1)

0

RW

PSYSDIV

9:0