Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

The value for n can be 1, 2, 3, or 4 for CTR mode and is ½ for ICM mode.

Figure 13-5 on page 993 shows the full block (128 bits) CFB mode of operation for encryption and
decryption. The input for the cryptographic core is the IV; the result is XORed with the data. The
result is fed back through the IV register as the next input for the cryptographic core. The decryption
operation is reversed, but the cryptographic core still performs encryption.

Input buffer

(plain text)

AES core

(encrypt)

Output buffer

(cipher text)

Key register

128

128

256

data_in

data_out

Key in

Temporary

register

128

128

128

IV register

128

Input buffer

(cipher text)

AES core

(encrypt)

Output buffer

(plain text)

Key register

128

128

256

data_in

data_out

Key in

Temporary

register

128

128

128

IV register

128

Figure 13-6 on page 994 shows the F8 feedback mode of operation for encryption and decryption.
The input to the cryptographic core is the result of the XOR operation of the previous cryptographic
core output, a constant IV, and a block counter. The output of the cryptographic core is XORed with
the input to create the result. In this mode, encryption and decryption use the same operations.