Intel E7520 User Manual

Page of 58
Dual-Core Intel Xeon processor LV / E7520 Chipset / 6300ESB ICH
Dual-Core Intel
®
 Xeon
®
 processor LV with Intel
®
 E7520 Chipset and Intel
®
 6300ESB ICH
User’s Manual
April 2007
32
Order Number: 311274-009
3.3.11
Platform Resets
 depicts the reset logic for the CRB. The 6300ESB provides most of the reset, 
following assertion of power good and system reset.
Figure 17.
Clock Block Diagram
CK-409B
ICH
MCH
HI LAI
ITP
CPU0
CPU1
Video
Port 80
SIO
DB800
CPU0_BCLK
CPU1_BCLK
ITP_BCLK
MCH_BCLK
MCH_66MHZ_CLK
ICH_HI66MHZ_CLK
LAI_HI66MHZ_CLK
ICH_PX66MHZ_CLK
VIDEO_33MHZ_CLK
FWH_33MHZ_CLK
FWH
PORT80_33MHZ_CLK
PCI_SLOT6_33MHZ_CLK
PCI 2.2
ICH_33MHZ_CLK
SIO_33MHZ_CLK
LPC_14MHZ_CLK
LPC_14MHZ_CLK
ICH_USB_48MHZ_CLK
32.786 kHz
DDRA_CMDCLK[0..3]
DDRB_CMDCLK[0.3]
ICH_
S
U
S
C
L
K
ICH_PX_PCLK0[0..1]
DB800_SRC_100MHZ_CLK
PCI Express
Slot
IC
H
_
SR
C
_100M
H
Z
_C
LK
EXP_SLOT3_100MHZ_CLK
EXP_SLOT4_100MHZ_CLK
PCI Express
Slot
EXP_SLOT5_100MHZ_CLK
MIDBUS_100MHZ_CLK
DDRA
DDRB
PCI-X
29.499 MHz
14.318
 M
H
z
SM
A
M
C
H
_
SR
C
_10
0M
H
Z
_C
L
K
PCI Express
Slot
PCI Express
Midbus Probe
TPM
TPM_33MHZ_CLK