Fujitsu FR81S User Manual

CHAPTER 40: MULTI-FUNCTION SERIAL INTERFACE 

 

 

5. Operation of UART 

 

FUJITSU SEMICONDUCTOR LIMITED 

CHAPTER : MULTI-FUNCTION SERIAL INTERFACE 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

160 

 

⋅

  In case of FIFO used 

In case of SSR:RDRF not set (the specified number of data in the reception FIFO is not received), it 

outputs "H" to RTS when the data on the one bit prior to the stop bit is received, however RTS turns 

to "L" when the stop bit is detected. (Period 1) 

In case of SSR:RDRF set (the specified number of data in the reception FIFO is received), it outputs 

"H" to RTS when the data on the one bit prior to the stop bit is received. RTS outputs "L" after all of 

the reception FIFO data is read. (Period 2) 

 

Figure 5-12 Hardware Flow Control Operation at Data Reception (FIFO used) 

(SMR:SBL="0", ESCR:ESBL=INV=PEN=L2=L1=L0="0") 

 

ST

D0

D6

D7

Reception data

RDRF

Reading of all data 
from reception FIFO

ST

D0

D6

D7

SP

SP

ST

D0

Period 

1

Period 2

 

 

⋅

    If the reception is disabled (RXE=0), RTS signal is fixed to "L". 

⋅

    If both of the following conditions are met while using reception FIFO and the reception idle state has 

continued for 8 baud rate clock or longer, RDRF will be set to "1" but the signal will remain "L". 

⋅

  The reception FIFO idle detection enable bit (FCR1:FRIIE) is "1". 

⋅

  There is data remaining in the reception FIFO without receiving the specified number of data in it. 

⋅

  Programmable reset (SCR:UPCL="1") clears the signal to "L". 

 

MN705-00010-1v0-E

1473