Fujitsu FR81S User Manual

CHAPTER 40: MULTI-FUNCTION SERIAL INTERFACE 

 

 

6. Operation of CSIO 

 

FUJITSU SEMICONDUCTOR LIMITED 

CHAPTER : MULTI-FUNCTION SERIAL INTERFACE 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

191 



 Features 

 

 

Item 

Description 

1 

Mark level of serial clock (SCK) 

"H" 

2 

Transmission data output timing 

SCK falling edge 

3 

Reception data sampling 

SCK rising edge 

4 

Data length 

5-16, 20, 24, 32 bits 

 



 Register Settings 

The following table lists the register settings required for normal transfer (I). 

SCR:SPI=0*

1

, SMR:MD2=0, MD1=1, MD0=0, SCINV=0*

1

 

Master operations: SCR:MS=0, SMR:SCKE=1 

Slave operations: SCR:MS=1, SMR:SCKE=0 

*1) Bit settings depend on the condition. See Table 6-2 for details. 

Use proper usage for setting the registers other than the bits above. 

 



 Normal Transfer (I) Timing Chart (Serial Chip Select Pin Unused) 

Figure 6-8 Normal Transfer (I) Timing Chart (Serial Chip Select Pin Unused) 

 

＊A 

D7 

● Transmission  
operation 

SCK 

SOUT 

TDR RW 

TXE 

D0 

D7 

D1  D2  D3  D4  D5  D6 

● Reception  
operation 

SIN 

RXE 

Sampling 

1

st

 byte 

RDRF 

TDRE 

D0  D1  D2  D3  D4  D5  D6 

2

nd

 byte 

D0  D1  D2  D3  D4  D5  D6  D7  D0  D1  D2  D3  D4  D5  D6  D7 

RDR RD 

*A： 

”H” when SCR:MS=0 

            Value of D7 when SCR:MS=1 

 

MN705-00010-1v0-E

1504