Fujitsu FR81S User Manual

CHAPTER 40: MULTI-FUNCTION SERIAL INTERFACE 

 

 

6. Operation of CSIO 

 

FUJITSU SEMICONDUCTOR LIMITED 

CHAPTER : MULTI-FUNCTION SERIAL INTERFACE 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

218 



 Transmission operation 

(1) With serial data output enabled (SMR:SOE=1) and transmission operation enabled (SCR:TXE=1), 

writing transmission data to TDR sets SSR:TDRE=0. Therefore, the first bit is output. This resulted in 

outputting the transmission data in synchronization with a falling edge of the serial clock (SCK) input. 

(2) When the first bit of the transmission data is output, SSR:TDRE=1 is set, and when transmission interrupt 

is enabled (SCR:TIE=1), a transmission interrupt request is output. At this time, the transmission data of 

the second byte can be written. 

After the transmission operation is enabled (SCR:TXE=1), if transmission data is written to the first TDR 

except when serial clock (SCK) is at the mark level, the first bit of data is not output and transmission is not 

operated normally. After the transmission operation is enabled (SCR:TXE=1), write transmission data to the 

first TDR when serial clock (SCK) is at the    mark level. 

 



 Reception operation 

(1) With serial data output disabled (SMR:SOE=0) and reception operation enabled (SCR:RXE=1), the 

reception data is sampled at a rising edge of the serial clock input (SCK). 

(2) Receiving the last bit sets SSR:RDRF=1 and, if the reception interrupt is enabled (SCR:RIE=1), outputs a 

reception interrupt request. At this time, the receive data (RDR) can be read. 

(3) Reading the receive data (RDR) clears SSR:RDRF to "0". 

 



 Transmission/Reception operation 

(1) To perform transmission and reception at the same time, enable serial data output (SMR:SOE=1) and 

enable transmission/reception operation (SCR:TXE, RXE=1). 

(2) When transmission data is written in TDR, SSR:TDRE=0 is set and the first bit is output. Then, the 

transmission data is output in synchronization with the    falling edge of serial clock (SCK) input. When 

transmission data of the first bit is output, SSR:TDRE=1 is set, and when transmission interrupt is 

enabled (SCR:TIE=1), a transmission interrupt request is output. At this time, the transmission data of the 

second byte can be written. 

(3) Receive data is sampled by the rising edge of serial clock (SCK) input. When the last bit of receive data is 

received, SSR:RDRF=1 is set, and when reception interrupt is enabled (SCR:RIE=1), a    reception 

interrupt request is output. At this time, receive data (RDR) can be read. When receive data is read, 

SSR:RDRF is cleared to "0". 

 



 Continuous change from reception operation to transmission operation 

(1) Disable serial data output (SMR:SOE=0), enable reception interrupt (SCR:RIE=1), enable reception 

operation (SCR: RXE=1), and enable transmission operation (SCR:TXE=1). If dummy data is written to 

TDR when serial clock (SCK) is at the mark level, receive data is sampled at the falling edge of serial 

clock input (SCK). 

(2) To continue reception operation, write dummy data to TDR between the reception interrupt request and 

the rising edge of the next serial clock (SCK). 

(3) To switch from reception operation to transmission operation, enable serial data output (SMR:SOE=1), 

disable reception interrupt (SCR:RIE=0), and disable reception operation (SCR:RXE=0) between the 

reception interrupt request and the rising edge of the next serial clock (SCK), and after transmission data 

is written to TDR and reception operation finishes, output transmission data in synchronization with the 

rising edge of the serial clock. 

MN705-00010-1v0-E

1531