SMSC LAN9311 User Manual

Two Port 10/100 Managed Ethernet Switch with 16-Bit Non-PCI CPU Interface

SMSC LAN9311/LAN9311i

47

Revision 1.4 (08-19-08)

 

The Port 1 & 2 PHYs provide independent general power-down and energy-detect power-down modes
which reduce PHY power consumption. General power-down mode provides power savings by
powering down the entire PHY, except the PHY management control interface. General power-down
mode must be manually enabled and disabled as described in 

.

In energy-detect power-down mode, the PHY will resume from power-down when energy is seen on
the cable (typically from link pulses). If the ENERGYON interrupt (INT7) of either PHYs 

 is unmasked, then the corresponding PHY will

generate an interrupt. These interrupts are reflected in the 

 bit 27

(PHY_INT2) for the Port 2 PHY, and bit 26 (PHY_INT1) for the Port 1 PHY. These interrupts can be
used to trigger the IRQ interrupt output pin, as described in 

. Refer to 

 for details on the

operation and configuration of the PHY energy-detect power-down mode.

PME

ED_EN1 (bit 14) of 

PMT_CTRL register

WOL_EN (bit 9) of 

PMT_CTRL register

50ms

PME_EN (bit 1) of 

PMT_CTRL register

PME_IND (bit 3) of 

PMT_CTRL register

PME_POL (bit 2) of 

PMT_CTRL register

PME_TYPE (bit 6) of 

PMT_CTRL register

LOGIC

WUEN (bit 2) of 

HMAC_WUCSR register

MPEN (bit 1) of 

HMAC_WUCSR register 

WOL_STS (bit 5) of 

PMT_CTRL register

WUFR (bit 6) of 

HMAC_WUCSR register

MPR (bit 5) of 

HMAC_WUCSR register

Denotes a level-triggered "sticky" status bit

PME_INT_EN (bit 17)

of INT_EN register

PME_INT (bit 17)

of INT_STS register

IRQ_EN (bit 8)

of IRQ_CFG register

IRQ

Other System 

Interrupts

ED_STS1 (bit 16) of 
PMT_CTRL register

ED_EN2 (bit 15) of 

PMT_CTRL register

ED_STS2 (bit 17) of 
PMT_CTRL register

INT7_MASK (bit 7) of 

PHY_INTERRUPT_SOURCE_1 register 

INT7 (bit 7) of 

PHY_INTERRUPT_SOURCE_1 register

INT7_MASK (bit 7) of 

PHY_INTERRUPT_SOURCE_2 register 

INT7 (bit 7) of 

PHY_INTERRUPT_SOURCE_2 register

Polarity & 

Buffer Type 

Logic