Intel P4500 CP80617004803AA Data Sheet

Datasheet

77

FDI_TX[7:4]

FDI_TX#[7:4]

O

FDI

FDI_FSYNC[1]

Intel® Flexible Display Interface Frame 
Sync - Pipe B

I

CMOS

FDI_LSYNC[1]

Intel® Flexible Display Interface Line Sync 
- Pipe B

I

CMOS

FDI_INT

Intel® Flexible Display Interface Hot Plug 
Interrupt

I

CMOS

DMI_RX[3:0]

DMI_RX#[3:0]

DMI Input from PCH: Direct Media 
Interface receive differential pair.

I

DMI

DMI_TX[3:0]

DMI_TX#[3:0]

DMI Output to PCH: Direct Media 
Interface transmit differential pair.

O

DMI

BCLK

BCLK#

Differential bus clock input to the processor

I

Diff Clk

BCLK_ITP

BCLK_ITP#

Buffered differential bus clock pair to ITP

O

Diff Clk

PEG_CLK 

PEG_CLK#

Differential PCI Express Based 
Graphics/DMI Clock In: These pins receive 
a 100-MHz Serial Reference clock from the 
external clock synthesizer. This clock is used 
to generate the clocks necessary for the 
support of PCI Express. This also is the 
reference clock for Intel® FDI.

I

Diff Clk

DPLL_REF_SSCLK

DPLL_REF_SSCLK#

Embedded Display Port PLL Differential 
Clock In: With or without SSC -120 MHz.

I

Diff Clk