Microchip Technology IC PIC MCU PIC18F65J15-I/PT TQFP-64 MCP PIC18F65J15-I/PT Data Sheet

© 2009 Microchip Technology Inc.

DS39663F-page 117

The PIE registers contain the individual enable bits for
the peripheral interrupts. Due to the number of
peripheral interrupt sources, there are three Peripheral
Interrupt Enable registers (PIE1, PIE2, PIE3). When
IPEN = 0, the PEIE bit must be set to enable any of
these peripheral interrupts.   
              

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

PSPIE

ADIE

RC1IE

TX1IE

SSP1IE

CCP1IE

TMR2IE

TMR1IE

bit 7

bit 0

Legend:
R = Readable bit

W = Writable bit

U = Unimplemented bit, read as ‘0’

-n = Value at POR

‘1’ = Bit is set

‘0’ = Bit is cleared

x = Bit is unknown

bit 7

PSPIE: Parallel Slave Port Read/Write Interrupt Enable bit
1 = Enables the PSP read/write interrupt 
0 = Disables the PSP read/write interrupt

bit 6

ADIE: A/D Converter Interrupt Enable bit 
1 = Enables the A/D interrupt
0 = Disables the A/D interrupt

bit 5

RC1IE: EUSART1 Receive Interrupt Enable bit 
1 = Enables the EUSART1 receive interrupt 
0 = Disables the EUSART1 receive interrupt 

bit 4

TX1IE: EUSART1 Transmit Interrupt Enable bit 
1 = Enables the EUSART1 transmit interrupt
0 = Disables the EUSART1 transmit interrupt

bit 3

SSP1IE: Master Synchronous Serial Port 1 Interrupt Enable bit
1 = Enables the MSSP1 interrupt 
0 = Disables the MSSP1 interrupt

bit 2

CCP1IE: ECCP1 Interrupt Enable bit 
1 = Enables the ECCP1 interrupt
0 = Disables the ECCP1 interrupt

bit 1

TMR2IE: TMR2 to PR2 Match Interrupt Enable bit
1 = Enables the TMR2 to PR2 match interrupt 
0 = Disables the TMR2 to PR2 match interrupt

bit 0

TMR1IE: TMR1 Overflow Interrupt Enable bit 
1 = Enables the TMR1 overflow interrupt
0 = Disables the TMR1 overflow interrupt