Microchip Technology DM164134 Data Sheet

© 2006 Microchip Technology Inc.

DS41159E-page 85

The Peripheral Interrupt Enable (PIE) registers contain
the individual enable bits for the peripheral interrupts
(Register 8-7 through Register 8-9). Due to the number
of peripheral interrupt sources, there are three Periph-
eral Interrupt Enable registers (PIE1, PIE2, PIE3).
When IPEN is clear, the PEIE bit must be set to enable
any of these peripheral interrupts.   

  

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

PSPIE

ADIE

RCIE

TXIE

SSPIE

CCP1IE

TMR2IE

TMR1IE

bit 7

bit 0

bit 7

PSPIE: Parallel Slave Port Read/Write Interrupt Enable bit

1

 = Enables the PSP read/write interrupt 

0

 = Disables the PSP read/write interrupt 

bit 6

ADIE: A/D Converter Interrupt Enable bit

1

 = Enables the A/D interrupt 

0

 = Disables the A/D interrupt 

bit 5

RCIE: USART Receive Interrupt Enable bit 

1

 = Enables the USART receive interrupt 

0

 = Disables the USART receive interrupt 

bit 4

TXIE: USART Transmit Interrupt Enable bit 

1

 = Enables the USART transmit interrupt 

0

 = Disables the USART transmit interrupt 

bit 3

SSPIE: Master Synchronous Serial Port Interrupt Enable bit 

1

 = Enables the MSSP interrupt 

0

 = Disables the MSSP interrupt 

bit 2

CCP1IE: CCP1 Interrupt Enable bit

1

 = Enables the CCP1 interrupt 

0

 = Disables the CCP1 interrupt 

bit 1

TMR2IE: TMR2 to PR2 Match Interrupt Enable bit 

1

 = Enables the TMR2 to PR2 match interrupt 

0

 = Disables the TMR2 to PR2 match interrupt 

bit 0

TMR1IE: TMR1 Overflow Interrupt Enable bit 

1

 = Enables the TMR1 overflow interrupt 

0

 = Disables the TMR1 overflow interrupt 

Note 1: This bit is only available on PIC18F4X8 devices. For PIC18F2X8 devices, this bit

is unimplemented and reads as ‘0’.

R = Readable bit

W = Writable bit

U = Unimplemented bit, read as ‘0’

-n = Value at POR

‘1’ = Bit is set

‘0’ = Bit is cleared

x = Bit is unknown