Microchip Technology DM183037 Data Sheet

 2012 Microchip Technology Inc.

DS30575A-page 375

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

R/W-0

GCEN

ACKSTAT

ACKDT

ACKEN

RCEN

PEN

RSEN

SEN

bit 7

bit 0

Legend:
R = Readable bit

W = Writable bit

U = Unimplemented bit, read as ‘0’

-n = Value at POR

‘1’ = Bit is set

‘0’ = Bit is cleared

x = Bit is unknown

bit 7

GCEN: General Call Enable bit
Unused in Master mode.

bit 6

ACKSTAT: Acknowledge Status bit (Master Transmit mode only)
1 = Acknowledge was not received from slave 
0 = Acknowledge was received from slave

bit 5

ACKDT: Acknowledge Data bit (Master Receive mode only)

1 = Not Acknowledge
0 = Acknowledge

bit 4

ACKEN: Acknowledge Sequence Enable bit

1 = Initiates Acknowledge sequence on SDAx and SCLx pins and transmits ACKDT data bit; 

automatically cleared by hardware

0 = Acknowledge sequence is Idle

bit 3

RCEN: Receive Enable bit (Master Receive mode only)

1 = Enables Receive mode for I

2

C™

0 = Receive is Idle

bit 2

PEN: Stop Condition Enable bit

1 = Initiates Stop condition on SDAx and SCLx pins; automatically cleared by hardware
0 = Stop condition is Idle

bit 1

RSEN: Repeated Start Condition Enable bit

1 = Initiates Repeated Start condition on SDAx and SCLx pins; automatically cleared by hardware
0 = Repeated Start condition is Idle

bit 0

SEN: Start Condition Enable bit

1 = Initiates Start condition on SDAx and SCLx pins; automatically cleared by hardware
0 = Start condition is Idle

The value that will be transmitted when the user initiates an Acknowledge sequence at the end of a 
receive.

If the I

2

C module is active, these bits may not be set (no spooling) and the SSPxBUF may not be written 

(or writes to the SSPxBUF are disabled).