Microchip Technology DM183037 Data Sheet

Page of 696
 2012 Microchip Technology Inc.
DS30575A-page 75
PIC18F97J94 FAMILY
4.5
V
BAT
 Mode
V
BAT
 mode is a hardware-based power mode that
maintains only the most critical operations when a
power loss occurs on V
DD
. The mode does this by
powering these systems from a back-up power source
connected to the V
BAT
 pin. In this mode, the RTCC can
run even when there is no power on V
DD
V
BAT
 mode is entered whenever power is removed
from V
DD
. An on-chip power switch detects the power
loss from the V
DD
 and connects the V
BAT
 pin to the
retention regulator. This provides power at 1.2V to
maintain the retention regulator, as well as the RTCC,
with its clock source (if enabled) and the Deep Sleep
General Purpose (DSGPRx) registers (
).
Entering V
BAT
 mode requires that a power source, dis-
tinct from the main V
DD
 power source, be available on
V
BAT
 and that V
DD
 be completely removed from the
V
DD
 pin(s). Removing V
DD
 can be either unintentional,
as in a power failure, or as part of a deliberate power
reduction strategy.
As with Deep Sleep modes, the contents of the Deep
Sleep General Purpose (DSGPRx) registers are main-
tained by the retention regulator. Since the power loss
on V
DD
 may be unforeseen, it is recommended to load
any data to be saved in these registers in advance.
Any data stored in the DSGPRx registers must be written
twice. The write operations do not need to be sequential;
however, back-to-back writes are a recommended
programming practice.
FIGURE 4-1:
V
BAT
 POWER TOPOLOGY
Back-up
Battery
Power
Switch
Retention
Regulator
Core
Peripherals
DSGPRx
Registers
RTCC
1.2V
V
BAT
V
DD
V
SS
PIC18F97J94 Family Microcontroller