Intel C2518 FH8065501516710 Data Sheet

Intel

®

 Atom™ Processor C2000 Product Family for Microserver

September 2014

Datasheet, Vol. 2 of 3

Order Number: 330061-002US

325

0001
Cycles to 

ADDR0/

UDID0
or
0010
Cycles to 

ADDR1/

UDID1
or
0000
Cycles to 

Default 

Address

No 

errors

PEC received 

from the 

external 

master did 

not match the 

hardware-

calculated 

PEC.
Note:

 This is 

a speculative 

error only 

since the 

firmware 

confirms it 

was a PEC-

enabled 

SMBus 

transaction 

(see 

).

• A collision is 

detected by the 

hardware. This 

happens when 

the hardware 

intended to drive 

NACK and saw 

an ACK on the 

bus.

• The external 

master signals 

stop/restart, 

etc. in the 

middle of a byte.

• The external 

master signals 

stop on a byte 

boundary before 

the byte count 

expired.

• The external 

master drives 

more bytes than 

indicated by the 

byte count.

• The external 

master 

generates start 

instead of stop 

on a byte 

boundary as a 

response to the 

hardware NACK 

in the previous 

data phase.

• The hardware 

NACKs when 

the external 

master drives 

more data than 

the limit 

programmed in 

TRxCTRL.MRxB

• The hardware 

detects the 

protocol/

address 

violation (see 

 and 

).

N/A (the 

hardware 

does not 

provide any 

bytes)

The hardware 

detects the 

SMBus clock 

low time-out 

anywhere in 

the middle of 

the 

transaction 

that it is 

actively 

servicing.

The 

hardware 

detects the 

SMBus data 

low time-out 

anywhere in 

the middle of 

the 

transaction 

that it is 

actively 

servicing.

0100
Host 

Notify or 

Notify 

ARP 

Master

No 

errors

N/A (no PEC)

• A collision 

detected by 

hardware. This 

happens when 

the hardware 

intended to drive 

NACK and saw 

an ACK on the 

bus.

• The external 

master signals 

stop/restart, 

etc. in the 

middle of a byte.

• The external 

master signals 

stop on a byte 

boundary before 

it sends 3-data 

bytes.

• The external 

master drives 

more than 

3-data bytes 

after the 

address phase.

N/A (the hardware 

does not check any 

bytes)

N/A (the 

hardware 

does not 

provide any 

bytes)

The hardware 

detects the 

SMBus clock 

low time-out 

anywhere in 

the middle of 

the 

transaction 

that it is 

actively 

servicing.

The 

hardware 

detects the 

SMBus data 

low time-out 

anywhere in 

the middle of 

the 

transaction 

that it is 

actively 

servicing.