Texas Instruments SPRU938B Manuale Utente

1

VLYNQ Signal Descriptions

2

Address Translation Example (Single Mapped Region)

3

Address Translation Example (Single Mapped Region)

4

VLYNQ Register Address Space

5

VLYNQ Port Controller Registers

6

Revision Register (REVID) Field Descriptions

7

Control Register (CTRL) Field Descriptions

8

Status Register (STAT) Field Descriptions

9

Interrupt Priority Vector Status/Clear Register (INTPRI) Field Descriptions

10

Interrupt Status/Clear Register (INTSTATCLR) Field Descriptions

11

Interrupt Pending/Set Register (INTPENDSET) Field Descriptions

12

Interrupt Pointer Register (INTPTR) Field Descriptions

13

Address Map Register (XAM) Field Descriptions

14

Receive Address Map Size 1 Register (RAMS1) Field Descriptions

15

Receive Address Map Offset 1 Register (RAMO1) Field Descriptions

16

Receive Address Map Size 2 Register (RAMS2) Field Descriptions

17

Receive Address Map Offset 2 Register (RAMO2) Field Descriptions

18

Receive Address Map Size 3 Register (RAMS3) Field Descriptions

19

Receive Address Map Offset 3 Register (RAMO3) Field Descriptions

20

Receive Address Map Size 4 Register (RAMS4) Field Descriptions

21

Receive Address Map Offset 4 Register (RAMO4) Field Descriptions

22

Chip Version Register (CHIPVER) Field Descriptions

23

Auto Negotiation Register (AUTNGO) Field Descriptions

24

VLYNQ Port Remote Controller Registers

A-1

Special 8b/10b Code Groups

A-2

Supported Ordered Sets

A-3

Packet Format (10-bit Symbol Representation) Description

B-1

Scaling Factors

B-2

Expected Throughput (VLYNQ Interface Running at 76.5 MHZ and 99 MHZ)

B-3

Relative Performance with Various Latencies

C-1

Document Revision History

6

SPRU938B – September 2007