Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

■ Standard FIFO-level and End-of-Transmission interrupts

■ Efficient transfers using Micro Direct Memory Access Controller (µDMA)

– Separate channels for transmit and receive

– Receive single request asserted when data is in the FIFO; burst request asserted at

programmed FIFO level

– Transmit single request asserted when there is space in the FIFO; burst request asserted at

programmed FIFO level

■ Global Alternate Clock (ALTCLK) resource or System Clock (SYSCLK) can be used to generate

baud clock

TxFIFO

16 x 8

.
.
.

RxFIFO

16 x 8

.
.
.

DMA Control

UARTDMACTL

DMA Request

Identification Registers

Interrupt Control

UARTIFLS

UARTIM

UARTMIS

UARTRIS
UARTICR

UARTDR

Control/Status

Transmitter

(with SIR

Transmit

Encoder)

Baud Rate

Generator

UARTIBRD

UARTFBRD

Receiver

(with SIR

Receive

Decoder)

UnTx

UnRx

System Clock

Interrupt

Clock Control

UARTCTL

PIOSC

Baud Clock

UARTRSR/ECR

UARTFR

UARTLCRH

UARTCTL

UARTILPR

UART9BITADDR

UART9BITAMASK

UARTPP

UARTPCellID0

UARTPCellID1

UARTPCellID2

UARTPCellID3

UARTPeriphID0

UARTPeriphID1

UARTPeriphID2

UARTPeriphID3

UARTPeriphID4

UARTPeriphID5

UARTPeriphID6

UARTPeriphID7

UARTCC

The following table lists the external signals of the UART module and describes the function of each.
The UART signals are alternate functions for some GPIO signals and default to be GPIO signals at
reset. The column in the table below titled "Pin Mux/Pin Assignment" lists the possible GPIO pin