Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

Description

Reset

Type

Name

Bit/Field

UART Loop Back Enable

Description

Value

Normal operation.

0

The

UnTx

path is fed through the

UnRx

path.

1

0

RW

LBE

7

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0

RO

reserved

6

High-Speed Enable

Description

Value

The UART is clocked using the system clock divided by 16.

0

The UART is clocked using the system clock divided by 8.

1

System clock used is also dependent on the baud-rate divisor
configuration (see page 1333) and page 1334).

The state of this bit has no effect on clock generation in ISO
7816 smart card mode (the

SMART

bit is set).

0

RW

HSE

5

End of Transmission

This bit determines the behavior of the

TXRIS

bit in the UARTRIS

register.

Description

Value

The

TXRIS

bit is set when the transmit FIFO condition specified

in UARTIFLS is met.

0

The

TXRIS

bit is set only after all transmitted data, including

stop bits, have cleared the serializer.

1

0

RW

EOT

4

ISO 7816 Smart Card Support

Description

Value

Normal operation.

0

The UART operates in Smart Card mode.

1

The application must ensure that it sets 8-bit word length (

WLEN

set to

0x3) and even parity (

PEN

set to 1,

EPS

set to 1,

SPS

set to 0) in

UARTLCRH when using ISO 7816 mode.

In this mode, the value of the

STP2

bit in UARTLCRH is ignored and

the number of stop bits is forced to 2. Note that the UART does not
support automatic retransmission on parity errors. If a parity error is
detected on transmission, all further transmit operations are aborted
and software must handle retransmission of the affected byte or
message.

0

RW

SMART

3