Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

The configuration sequence would be as follows:

Ensure that the

SSE

bit in the SSICR1 register is clear.

Write the SSICR1 register with a value of 0x0000.0000.

Write the SSICPSR register with a value of 0x0000.0002.

Write the SSICR0 register with a value of 0x0000.09C7.

The QSSI is then enabled by setting the

SSE

bit in the SSICR1 register.

If the QSSI module supports the Advanced/Bi-/Quad features, then these modes can be enabled
after initializing the QSSI module. Below is an example of configuring the QSSI to transmit two data
bytes in Advanced SSI mode followed by 2 bytes in Bi-SSI mode:

Set the

MODE

bit to 0x3, and the

FSSHLDFM

bit to 1 in the SSICR1 register. To operate in the

master mode, program the MS bit to 0. Program the remaining bits in the SSICR0 and SSICR1
register to relevant values.

Write one data byte to the TX FIFO; set the

EOM

bit to 1 and write the second data byte to the

Tx FIFO.

Set the

MODE

bit to 0x1 and the

FSSHLDFM

bit to 1 in the SSICR1 register. To operate in the

master mode, program the MS bit to 0. Program the remaining bits in the SSICR0 and SSICR1
register to relevant values.

Fill the Tx FIFO with one data byte.

Set the

EOM

bit in the SSICR1 register.

Fill the Tx FIFO with one data byte.

Table 20-5 on page 1391 lists the QSSI registers. The offset listed is a hexadecimal increment to the
register’s address, relative to that QSSI module’s base address:

■ QSSI0: 0x4000.8000
■ QSSI1: 0x4000.9000
■ QSSI2: 0x4000.A000
■ QSSI3: 0x4000.B000

Note that the QSSI module clock must be enabled before the registers can be programmed (see
page 406). The

Rn

bit of the PRSSI register must be read as 0x1 before any QSSI module registers

are accessed.

QSSI Control 0

0x0000.0000

RW

SSICR0

0x000