Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

Description

Reset

Type

Name

Bit/Field

RX FIFO Trigger

Indicates at what fill level the RX FIFO will generate a trigger.

Programming

RXTRIG

to 0x0 has no effect since no data is

present to transfer out of RX FIFO.

Description

Value

Trigger when RX FIFO contains no bytes

0x0

Trigger when Rx FIFO contains 1 or more bytes

0x1

Trigger when Rx FIFO contains 2 or more bytes

0x2

Trigger when Rx FIFO contains 3 or more bytes

0x3

Trigger when Rx FIFO contains 4 or more bytes

0x4

Trigger when Rx FIFO contains 5 or more bytes

0x5

Trigger when Rx FIFO contains 6 or more bytes

0x6

Trigger when Rx FIFO contains 7 or more bytes.

0x7

0x4

RW

RXTRIG

18:16

TX Control Assignment

Description

Value

TX FIFO is assigned to Master

0

TX FIFO is assigned to Slave

1

0

RW

TXASGNMT

15

TX FIFO Flush

Setting this bit will Flush the TX FIFO. This bit will self-clear when the
flush has completed.

0

RW

TXFLUSH

14

DMA TX Channel Enable

Description

Value

DMA TX channel disabled

0

DMA TX channel enabled

1

0

RW

DMATXENA

13

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x000

RO

reserved

12:3

TX FIFO Trigger

Indicates at what fill level in the TX FIFO a trigger will be generated.

Description

Value

Trigger when the TX FIFO is empty.

0x0

Trigger when TX FIFO contains ≤ 1 byte

0x1

Trigger when TX FIFO contains ≤ 2 bytes

0x2

Trigger when TX FIFO ≤ 3 bytes

0x3

Trigger when FIFO ≤ 4 bytes

0x4

Trigger when FIFO ≤ 5 bytes

0x5

Trigger when FIFO ≤ 6 bytes

0x6

Trigger when FIFO ≤ 7 bytes

0x7

0x4

RW

TXTRIG

2:0