Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

Excessive Collision

When set, this bit indicates that the transmission was aborted after 16 successive collisions while attempting to
transmit the current frame. If the Disable Retry (

DR

) bit in EMACCFG register is set, this bit is set after the first

collision and the transmission of the frame is aborted.

8

VF: VLAN Frame

When set, this bit indicates that the transmitted frame was a VLAN-type frame.

7

CC: Collision Count

This 4-bit counter value indicates the number of collisions occurring before the frame was transmitted. The count
is not valid when the Excessive Collision bit (TDES0[8]) is set.

6:3

ED: Excessive Deferral

When set, this bit indicates that the transmission has ended because of excessive deferral of over 24,288 bit
times (155,680 bits times when Jumbo Frame is enabled). This bit is dependent on the Deferral Check (

DC

) bit

being enabled in the EMACCFG register.

2

UF: Underflow Error

When set, this bit indicates that the MAC aborted the frame because the data arrived late from system memory.
Underflow Error indicates that the DMA encountered an empty Transmit Buffer while transmitting the frame. The
transmission process enters the suspended state and sets both Transmit Underflow (

UNF

) and Transmit Interrupt

(

TI

) bit in the EMACDMARIS register.

1

DB: Deferred Bit

When set, this bit indicates that the MAC defers before transmission because of the presence of a carrier. This
bit is only valid in half-duplex mode.

0

TDES1 contains the buffer sizes and other bits which control the descriptor chain or ring and the
frame being transferred.

IC: Interrupt on Completion

When set this bit sets the Transmit Interrupt (

TI

) bit in the EMACDMARIS register when the frame contained

in this descriptor has been transmitted.

31

LS: Last Segment

When set, this bit indicates that the buffer contains the last segment of the frame. When this bit is set, the TBS1
or TBS2 field should have a non-zero value.

30

FS: First Segment

When set, this bit indicates that the buffer contains the first segment of a frame.

29